자동차용 CMOS(상보성 금속 산화물 반도체) 밀리미터파(mmWave) 레이더 칩은 기존의 SiGe(실리콘 - 게르마늄) 레이더 솔루션과 비교하여 통합도, 전력 효율 및 비용 측면에서 혁신적인 향상을 가져옵니다. 텍사스 인스트루먼츠의 2024년 자동차용 레이더 칩 백서에 따르면, 77GHz CMOS mmWave 칩은 송신(TX) 전력 밀도가 12 dBm/mm²로 SiGe 칩(9 dBm/mm²)보다 33% 높으며, 전체 동작 모드에서 전력 소비는 단지 650 mW로 SiGe의 1.12 W보다 42% 감소합니다. CMOS 아키텍처는 4개의 TX 채널, 4개의 RX 채널 및 신호 프로세서를 단일 다이에 단일 집적화할 수 있어 개별 SiGe 기반 모듈과 비교하여 레이더 모듈 크기를 55%(8 cm³에서 3.6 cm³) 줄입니다. 또한 CMOS 칩은 15 cm의 거리 분해능을 지원하며, 이는 밀집 교통에서 인접한 물체를 구별하는 데 중요한 SiGe 칩(30 cm)의 분해능보다 50% 더 정밀합니다.

Key Manufacturing Breakthroughs: Advanced CMOS Process and Antenna Integration주요 제조 기술 혁신: 고급 CMOS 공정 및 안테나 통합
두 가지 중요한 제조 혁신이 CMOS mmWave 레이더의 상용화를 가속화했습니다. 첫째, 7nm FinFET CMOS 공정 최적화입니다. 인피넨온은 7nm FinFET 공정을 개조하여 고주파 성능을 향상시켰으며, 차단 주파수(fT)를 300 GHz로 달성했습니다. 이는 12nm CMOS(240 GHz)보다 25% 높습니다. 이 공정은 기생 커패시턴스를 30% 감소시켜 칩이 77 - 81 GHz(자동차용 mmWave 대역)에서 안정적인 동작을 유지할 수 있도록 하며, 1 MHz 오프셋에서 위상 잡음은 -105 dBc/Hz로 매우 낮습니다. 둘째, 칩 내 안테나 통합입니다. NXP 세미컨덕터는 구리 다마신 공정을 통해 CMOS 다이에 직접 제작된 집적 패치 안테나를 사용해 외부 안테나 모듈이 필요하지 않게 했습니다. NXP의 2024년 생산선 데이터에 따르면, 이 통합으로 신호 손실이 4 dB(8 dB에서 4 dB) 감소하고 모듈 조립 시간이 40% 단축됩니다.
산업 적용: L2+에서 L4 자율 주행 시스템에 적용
전방 레이더 시스템(적응형 크루즈 컨트롤 및 자동 긴급 브레이킹에 중요함)에서 테슬라의 2024년 모델 Y는 TI의 77GHz CMOS mmWave 칩을 사용해 검출 거리를 300미터로 달성했습니다. 이는 이전의 SiGe 기반 레이더(250미터)보다 20% 더 길습니다. NHTSA의 도로 테스트에 따르면, 이 확장된 거리는 고속도로 시나리오에서 추돌 위험을 28% 감소시킵니다. 코너 레이더(블라인드 스팟 검출용)의 경우, 대중차의 ID.7은 인피넨온의 CMOS 레이더 칩을 채택했으며, 이 칩은 120°의 수평 시야(FoV)를 제공합니다. 이는 SiGe의 80°보다 50% 더 넓어 인접 차선에서 최대 50미터 떨어진 차량을 검출할 수 있습니다. L4 자율 주행 셔틀(예: 웨이모의 무인 운행 차량)에서 NXP의 CMOS 레이더 모듈은 다중 모드 구성(장거리는 77GHz, 단거리는 60GHz)으로 작동하며, 목표 분류 정확도가 98%(보행자, 자전거 탑승자 및 차량에 대해)로 SiGe 기반 시스템보다 15% 높으며, 지연 시간은 8 ms로 실시간 의사 결정 요구 사항을 충족합니다.
현재 문제점: 장거리 정밀도, 간섭 저항성 및 비용
널리 채택되기는 했지만, 자동차용 CMOS mmWave 레이더 칩은 세 가지 주요 산업 문제에 직면해 있습니다. 장거리 정밀도는 여전히 병목 현상입니다. 250미터 이상의 거리에서는 CMOS 칩의 신호 대 잡음비(SNR)가 18%(20 dB에서 16.4 dB) 저하되어 물체 위치 정확도가 10% 감소합니다. 이에 추가적인 신호 처리 알고리즘이 필요하며, 이로 인해 전력 소비가 15% 증가합니다. 둘째, 교차 레이더 간섭입니다. mmWave를 탑재한 차량 수가 증가함에 따라(2030년까지 12억 대에 도달할 것으로 예상됨), 인접한 레이더 간의 간섭으로 인해 오탐지율이 25% 증가합니다. 현재 해결책(예: 주파수 호핑)은 칩 복잡도와 비용을 8% 증가시킵니다. 마지막으로, 비용 최적화입니다. CMOS 칩은 SiGe 칩보다 30% 저렴하지만(11.4달러/개), 7nm 공정 제조 비용은 여전히 12nm보다 40% 높습니다. TSMC는 2026년까지 웨이퍼 이용률을 높여 7nm 공정 비용을 25% 감소시키려고 하지만, 이는 입문급 자동차 모델의 비용 압박을 완전히 해결하지 못할 것입니다.